

Informe del Ejercicio 3

Lectura ADC con ATmega328P y visualizacion en Proteus

Este informe explica el programa implementado y el montaje simulado. El sistema toma una tension analogica desde un potenciometro, la convierte con el ADC del ATmega328P y conserva sus dos bytes en latches 74LS373 para llevarlos a cuatro displays.

Elemento	Funcion en el sistema
ATmega328P	Controla la conversion analogica digital y transmite los bytes.
Potenciometro de 1 kOhm	Genera una tension variable entre VCC y GND.
74LS373 U4 y U3	Almacenan el byte bajo y el byte alto del resultado.
Cuatro displays BCD de 7 segmentos	Muestran los cuatro grupos de 4 bits disponibles a la salida de los latches.

Objetivo y funcionamiento general

El objetivo es digitalizar la tension del cursor del potenciometro y mostrar el resultado de la conversion. Como el ADC entrega 10 bits, el valor se divide en dos bytes. Ambos se envian por el mismo bus de ocho lineas del puerto B, pero se fijan en latches distintos mediante dos pulsos de habilitacion.

Flujo de senales del montaje en Proteus

El puerto B se reutiliza como bus de datos y cada latch conserva su byte cuando recibe su pulso LE.




Figura 1. Esquema funcional reconstruido a partir del montaje en Proteus.

Conexionado realizado en Proteus

La alimentacion une VCC con AREF y AVCC del microcontrolador, y el extremo inferior del potenciometro se conecta a GND. El cursor del potenciometro se lleva a PC0 ADC0. Los instrumentos de tension y corriente visibles en el esquema se usan para observar la excitacion del divisor resistivo.

Origen	Destino	Proposito
Cursor del potenciómetro	PC0 ADC0	Entrada de la tensión que se convierte.
PB0 a PB7	D0 a D7 de U4 y U3	Bus de datos compartido para ambos bytes.
PC1	LE de U4	Pulso que captura el byte bajo.
PC2	LE de U3	Pulso que captura el byte alto.
OE de ambos 74LS373	Nivel bajo	Mantiene habilitadas las salidas.
Q0 a Q7 de U4 y U3	Entradas de los displays	Entrega los 16 bits retenidos.

Por que se usan dos latches

El puerto B solo tiene ocho pines. Primero entrega el byte bajo y U4 lo conserva. Luego el programa cambia el puerto B al byte alto y U3 lo conserva. De esta forma se disponen de 16 salidas estables con un unico bus de 8 bits, sin multiplexar continuamente los displays.

Explicacion del codigo

Inicializacion de puertos

DDRB = 0xFF configura PB0 a PB7 como salidas para el bus de datos. En el puerto C, PC1 y PC2 son salidas porque controlan los latches; PC0 es entrada porque recibe la señal analógica.

Registro o linea	Configuracion	Efecto
DDRB = 0xFF	PB0 a PB7 como salida	Permite enviar cada byte a los 74LS373.
DDRC PC1 y PC2	Salidas	Generan los pulsos LE de U4 y U3.
DDRC PC0	Entrada	Permite usar ADC0 como entrada analógica.
PORTC PC1 y PC2	Inicialmente en 0	Evita capturas accidentales al iniciar.

Configuracion del ADC

ADMUX = (1 << REFS0) selecciona AVCC como referencia del ADC. ADCSRA habilita el conversor con ADEN y fija el prescaler en 128 con ADPS2, ADPS1 y ADPS0. Con F_CPU de 16 MHz, el reloj del ADC queda en 125 kHz, dentro del rango habitual recomendado para conversiones de 10 bits.

Ciclo principal

- Se inicia una conversión colocando ADSC en uno.
- El programa espera hasta que ADIF indica que la conversión finalizó.
- Se lee ADC, un registro de 16 bits con el resultado entre 0 y 1023.
- `valor_adc & 0x00FF` obtiene el byte bajo y `valor_adc >> 8` obtiene el byte alto.
- Cada byte se escribe en PORTB y se captura con un pulso alto breve en su línea LE.

Fragmento central del programa

```
ADCSRA |= (1 << ADSC);
while ((ADCSRA & (1 << ADIF)) == 0) { }
valor_adc = ADC;
ADCSRA |= (1 << ADIF);

byte_bajo = (uint8_t)(valor_adc & 0x00FF);
byte_alto = (uint8_t)(valor_adc >> 8);

PORTB = byte_bajo;
PORTC |= (1 << LE_LATCH_1);
_delay_us(1);
PORTC &= ~(1 << LE_LATCH_1);

PORTB = byte_alto;
PORTC |= (1 << LE_LATCH_2);
_delay_us(1);
PORTC &= ~(1 << LE_LATCH_2);
```

Interpretacion del valor mostrado

El programa transmite el valor binario crudo del ADC. Esto es correcto para conservar y observar los 10 bits, pero no realiza una conversion a BCD ni calcula directamente los voltios. Si el display de Proteus es BCD, cada grupo de cuatro bits se interpreta como un dígito solo cuando su valor esta entre 0 y 9; los valores 10 a 15 no representan un dígito decimal valido.

Para expresar la medicion en voltios con $AVCC = 5\text{ V}$ se puede usar la relacion $V_{entrada} = \text{valor_adc} \times 5 / 1023$. Para mostrar el resultado decimal en cuatro displays, el firmware deberia escalar ese valor y convertirlo a BCD antes de cargar los dos latches.

Pruebas sugeridas en la simulacion

- Mover el potenciómetro desde 0 por ciento hasta 100 por ciento y verificar que ADC0 reciba una tension entre 0 V y VCC.
- Observar que U4 conserva el byte bajo mientras el puerto B cambia para enviar el byte alto a U3.
- Comprobar que OE de ambos latches permanezca activo en bajo; de otro modo sus salidas quedan en alta impedancia.
- Comparar el valor binario esperado con la tension medida: 0 V produce aproximadamente 0 y 5 V produce aproximadamente 1023.

Conclusion

El montaje separa correctamente la adquisicion analogica, el transporte de datos y la visualizacion. El uso de dos 74LS373 permite ampliar un bus de 8 bits a 16 salidas retenidas. La mejora natural, si se necesita una lectura en voltios decimales, es agregar en software el escalado y la conversion a BCD antes de actualizar los displays.